A. Pengertian
Bus merupakan lintasan
komunikasi yang menghubungkan dua atau lebih perangkat komputer. Karakteristik
penting sebuah bus adalah bahwa bus merupakan media transmisi yang dapat
digunakan bersama. Sejumlah perangkat yang terhubung ke bus dan suatu sinyal
yang ditransmisikan oleh salah satu perangkat ini dapat diterima oleh salah
satu perangkat yang terhubung ke bus. Bila dua buah perangkat melakukan
transmisi dalam waktu yang bersamaan, maka sinyal-sinyalnya akan bertumpang
tindih dan menjadi rusak. Dengan demikain, hanya sebuah perangkat saja yang
akan berhasil melakukan transimi pada suatu saat tertentu.
Sistem komputer terdiri
dari sejumlah bus yang berlainan yang menyediakan jalan antara dua buah
komponen pada bermacam-macam tingkatan hirarki sisterm komputer. Sebuah bus
yang menghubungkan komponen-komponen utama komputer (CPU, memori, input/output)
disebut bus sistem. Struktur interkoneksi komputer yang umum didasarkan pada
penggunaan satu bus sistem atau lebih.
System bus atau bus
sistem, dalam arsitektur komputer merujuk pada bus yang digunakan sistem
komputer untuk menghubungkan semua komponen. Komponen komputer ada:
1. CPU
2. Memori
3. Perangkat I/O
Transfer data antar
komponen komputer.
1.Data atau program
yang tersimpan dalam memori dapat diakses dan dieksekusi CPU melalui perantara
bus
2.Melihat hasil
eksekusi melalui monitor juga menggunakan sistem bus
3.Kecepatan komponen
penyusun komputer harus diimbangi kecepatan dan manajemen bus yang baik
B. Struktur
Interkoneksi
Kumpulan lintasan atau
saluran berbagai modul (CPU, Memori,
I/O). Struktur interkoneksi bergantung pada :
1. Jenis Data
-Memori
Memori umumnya terdiri
atas N word memori dengan panjang yang sama. Masing–masing word diberi alamat
numerik yang unik (0, 1, 2, …N-1). Word dapat dibaca maupun ditulis pada memori
dengan kontrol Read dan Write. Lokasi bagi operasi dispesifikasikan oleh sebuah
alamat.
-Modul I/O
Operasi modul I/O
adalah pertukaran data dari dan ke dalam komputer. Berdasakan pandangan
internal, modul I/O dipandang sebagai sebuah memori dengan operasi pembacaan
dan penulisan. Seperti telah dijelaskan pada bab 6 bahwa modul I/O dapat
mengontrol lebih dari sebuah perangkat peripheral. Modul I/O juga dapat
mengirimkan sinyal interrup.
-CPU
CPU berfungsi sebagai
pusat pengolahan dan eksekusi data berdasarkan routine–routine program yang
diberikan padanya. CPU mengendalikan seluruh sistem komputer sehingga sebagai
konsekuensinya memiliki koneksi ke seluruh modul yang menjadi bagian sistem
komputer.
2. Karakteristik
Pertukaran Data
Dari jenis pertukaran
dat yang diperlukan modul-modul komputer, maka struktur interkoneksi harus
mendukung perpindahan data.
-Memori ke CPU : CPU
melakukan pembacaan data maupun instruksi dari memori
- CPU ke Memori : CPU
melakukan penyimpanan atau penulisan data ke memori
- I/O ke CPU : CPU membaca data dari peripheral
melalui modul I/O
- CPU ke I/O : CPU mengirimkan data ke perangkat
peripheral melalui modul I/O
- I/O ke Memori atau
dari Memori : digunakan pada sistem DNA
C. Interkoneksi
Bus-Struktur Bus
1. Saluran Data
Saluran data memberikan
lintasan bagi perpindahan data antara dua modul sistem. Saluran ini secara
kolektif disebut bus data.
2. Saluran Alamat
Saluran alamat
digunakan untuk menandakan sumber atau tujuan data pada bus data. Misalnya,
bila CPU akan membaca sebuah word data dari memori, maka CPU akan menaruh
alamat word yang dimaksud pada saluran alamat. Lebar bus alamat akan menentukan
kapasitas memori maksimum sistem. Selain itu, umumnya saluran alamat juga
dipakai untuk mengalamati port-port input/outoput.
3. Saluran Kontrol
Saluran kontrol
digunakan untuk mengntrol akses ke saluran alamat dan penggunaan data dan
saluran alamat. Karena data dan saluran alamat dipakai bersama oleh seluruh
komponen, maka harus ada alat untuk mengontrol penggunaannya. Sinyal-sinyal
kontrol melakukan transmisi baik perintah maupun informasi pewaktuan diantara
modul-modul sistem. Sinyal-sinyal pewaktuan menunjukkan validitas data dan
informasi alamat. Sinyal-sinyal perintah mespesifikasikan operasi-operasi yang
akan dibentuk. Umumnya saluran kontrol meliputi : memory write, memory read,
I/O write, I/O read, transfer ACK, bus request, bus grant, interrupt request, interrupt
ACK, clock, reset.
Prinsip Operasi Bus
1. Operasi mengirim
data ke modul
- Meminta penggunaan
bus
- Apabila telah
disetujui, modul akan memindahkan data yang diinginkan ke modul yang dituju.
2. Operasi meminta data
dari modul lainnya
- Meminta penggunaan
bus
- Mengirim request ke
modul yang dituju melalui saluran kontrol dan alamat yang sesuai
- Menunggu modul yang
dituju mengirimkan data yang diinginkan
Hierarki Multiple Bus
Bila terlalu banyak
modul atau perangkat yang dihubungkan pada bus maka akna terjadi penurunan kinerja. Adapun faktor-faktor nya
yaitu:
- Semakin besar delay
propagasi untuk mengkoordinasikan penggunaan bus, antrian penggunaan bus semakin panjang.
- Dimungkinkan habisnya
kapasitas transfer bus sehingga memperlambat data.
D. Jenis Bus
1. Dedicated Bus
Dedicated bus yaitu bus
yang khusus menyalurkan data tertentu, dimana setiap bus atau saluran secara
permanen diberi fungsi atau subset fisik komponen komputer . Dedicated bus
memiliki kelemahan yaitu, memerlukan saluran banyak. Namun kelebihannya memiliki
kecepatan yang tinggi.
2. Multiplexed Bus
Multiplexed bus
merupakan bus yang dilalui informasi yang berbeda baik data,alamat,dan sinyal
kontrol dengan metode multipleks data. Metode ini merupakan metode penggunaan
bus yang sama untuk berbagai keperluan , sehingga menghemat ruang atau biaya
namun kecepatan transfer data menurun dan diperlukan mekanisme yang kompleks
untuk mengurangi data yang telah dimultipleks.
E. Metode Arbitrasi
Metode ini merupakan
metode pengaturan dari penggunaan bus,dan dapat dibedakan seperti berikut:
1. Tersentralisasi
Pada metode ini, sebuah
perangkat hardware , yang dikenal sebagai pengontrol bus atau arbitrer,
bertanggung jawab atas alokasi waktu pada bus.
2. Terdistribsui
Pada metode ini, tidak
terdapat pengontrol sentral. Melainkan setiap modul terdiri dari access control
logic dan modul-modul bekerja sama untuk
memakai bus bersama-sama.
F. Timing
Timing berkaitan dengan
cara terjadinya event yang diatur pada bus sistem , dan dapat dibedakan atas:
1. Synchronous
Terjadinya event pada
bus ditentukan oleh clock (pewaktu). Dalam synchronous bus, semua perangkat
mendapatkan informasi timing dari jalur clock bersama. Pulsa yang berjarak
setara pada jalur ini mendefinisikan waktu yang setara. Dalam bentuk yang
paling sederhana suatu synchronous bus, tiap interval ini merupakan suatu bus
cycle dimana satu transfer data. Skema semacam itu diilustrasikan pada gambar
berikut, jalur alamat dan data ada gambar.
2. Asynchronous
Terjadinya sebuah event
pada bus mengikuti dan tergantung pada event sebelumnya. Pada asynchronous bus
untuk mengontrol transfer data pada bus berdasar pada penggunaan handshake
antara master dan slave. Konsep handshake adalah generealisasi dari ide sinyal
Slave-ready. Clock umum digantikan dengan dua jalur control timing,
Master-ready dan Slave-ready. Yang pertama dinyatakan oleh master untuk
mengindikasikan telah siap melakukan transaksi, dan yang kedua adalah respon
dari Slave.
G. Lebar Bus
1. Address
Lebar bus alamat
mempengaruhi kapasitas. Semakin lebar bus alamat, semakin besar range lokasi
yang dapat.
2. Data
Lebar bus data
mempengaruhi kinerja sistem. Semakin lebar bus data semakin besar bit yang dapat
ditransfer pada suatu waktu.
H. Jenis Transfer Data
Transfer data yang
menggunakan bus adalah:
1. Operasi Read
Slave menaruh data pada
bus data begitu slave mengetahui alamat dan mengambil datanya.
2. Operasi Write
Master menaruh data
pada bus data begitu alamat stabil dan slave mempunyai kesempatan untuk
mengetahui alamat.
3. Operasi Read Modify
Write
Operasi Read yang
diikuit operasi Write ke alamat yang sama. Tujuan untuk melindungi sumber daya
memori yang dapat dipakai bersama di dalam multiprogramming.
4. Operasi Read After
Write
Operasi yang tidak
dapat dibagi yang berisi operasi Write diikuti operasi Read dari alamat yang
sama.
5. Operasi Block
Sebuah siklus lamat
diikuti oleh n siklus data.